• <button id="ywcoc"><input id="ywcoc"></input></button>
  • <object id="ywcoc"><blockquote id="ywcoc"></blockquote></object>
    <table id="ywcoc"></table>
  • 技術資料
    電路設計常見的八個誤區(一)
    時間:2017-01-18 15:01:00     點擊數:2284 次

    現象一:這些總線信號都用電阻拉一下,感覺放心些。

    點評:信號需要上下拉的原因很多,但也不是個個都要拉。上下拉電阻拉一個單純的輸入信號,電流也就幾十微安以下,但拉一個被驅動了的信號,其電流將達毫安級,現在的系統常常是地址數據各32位,可能還有244/245隔離后的總線及其它信號,都上拉的話,幾瓦的功耗就耗在這些電阻上了。

    現象二:這板子的PCB設計要求不高,就用細一點的線,自動布吧

    點評:自動布線必然要占用更大的PCB面積,同時產生比手動布線多好多倍的過孔,在批量很大的產品中,PCB廠家降價所考慮的因素除了商務因素外,就是線寬和過孔數量,它們分別影響到PCB的成品率和鉆頭的消耗數量,節約了供應商的成本,也就給降價找到了理由。

    現象三:這款FPGA還剩這么多門用不完,可盡情發揮吧

    點評:FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比,所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法。

    現象四:CPUFPGA的這些不用的I/O口怎么處理呢?先讓它空著吧,以后再說。

    點評:不用的I/O口如果懸空的話,受外界的一點點干擾就可能成為反復振蕩的輸入信號了,而MOS器件的功耗基本取決于門電路的翻轉次數。如果把它上拉的話,每個引腳也會有微安級的電流,所以最好的辦法是設成輸出(當然外面不能接其它有驅動的信號)

    轉到頁頭】【返回
  • <button id="ywcoc"><input id="ywcoc"></input></button>
  • <object id="ywcoc"><blockquote id="ywcoc"></blockquote></object>
    <table id="ywcoc"></table>
  • 精品一区二区国产在线观看_高h猛烈失禁潮喷a片在线播放_青青国产成人久久111网站_日本免费a片一区二区三区四区